

# コンピュータアーキテクチャ (3)

坂井 修一

東京大学大学院 情報理工学系研究科 電子情報学専攻  
東京大学 工学部 電子情報工学科 / 電気電子工学科

---

- ・ はじめに
- ・ 命令セットアーキテクチャ

# はじめに

---

- 本講義の目的
  - コンピュータアーキテクチャの基本を学ぶ
- 時間・場所
  - 火曜日 8:30 - 10:15 工学部2号館241
- ホームページ（ダウンロード可能）
  - url: <http://www.mtl.t.u-tokyo.ac.jp/~sakai/hard/>
- 教科書
  - 坂井修一『コンピュータアーキテクチャ』（コロナ社、電子情報レクチャーシリーズC-9）
  - 坂井修一『実践 コンピュータアーキテクチャ』（コロナ社）
  - 教科書通りやります
- 参考書
  - D. Patterson and J. Hennessy, Computer Organization & Design, 3<sup>rd</sup> Ed.（邦訳『コンピュータの構成と設計』（第3版）上下（日系BP））
  - 馬場敬信『コンピュータアーキテクチャ』（改訂2版）、オーム社
  - 富田眞治『コンピュータアーキテクチャ I』、丸善
- 予備知識： 論理回路
  - 坂井修一『論理回路入門』、培風館
- 成績
  - 試験＋レポート＋出席

# 講義の概要と予定 (1 / 2)

## 1. コンピュータアーキテクチャ入門

デジタルな表現、負の数、実数、加算器、ALU, フリップフロップ、レジスタ、計算のサイクル

## 2. データの流れと制御の流れ

主記憶装置、メモリの構成と分類、レジスタファイル、命令、命令実行の仕組み、実行サイクル、算術論理演算命令、シーケンサ、条件分岐命令

## 3. 命令セットアーキテクチャ

操作とオペランド、命令の表現形式、アセンブリ言語、命令セット、算術論理演算命令、データ移動命令、分岐命令、アドレッシング、サブルーチン、RISCとCISC

## 4. パイプライン処理 (1)

パイプラインの原理、命令パイプライン、オーバヘッド、構造ハザード、データハザード、制御ハザード

## 5. パイプライン処理 (2)

フォワードリング、遅延分岐、分岐予測、命令スケジューリング

## 6. キャッシュ

記憶階層と局所性、透過性、キャッシュ、ライトスルーとライトバック、ダイレクトマップ型、フルアソシアティブ型、セットアソシアティブ型、キャッシュミス

## 7. 仮想記憶

仮想記憶、ページフォールト、TLB、物理アドレスキャッシュ、仮想アドレスキャッシュ、メモリアクセス機構

# 講義の概要と予定 (2 / 2)

---

## 8. 基本CPUの設計

デジタル回路の入力、Verilog HDL、シミュレーションによる動作検証、アセンブラ、基本プロセッサの設計、基本プロセッサのシミュレーションによる検証

## 9. 命令レベル並列処理(1)

並列処理、並列処理パイプライン、VLIW、スーパースカラ、並列処理とハザード

## 10. 命令レベル並列処理(2)

静的最適化、ループアンローリング、ソフトウェアパイプラインニング、トレーススケジューリング

## 11. アウトオブオーダー処理

インオーダーとアウトオブオーダー、フロー依存、逆依存、出力依存、命令ウィンドウ、リザベーションステーション、レジスタリネーミング、マッピングテーブル、リオーダーバッファ、プロセッサの性能

## 12. 入出力と周辺装置

周辺装置、ディスプレイ、二次記憶装置、ハードウェアインタフェース、割り込みとポーリング、アービタ、DMA、例外処理

試験： 7月後半

# 前回のまとめ

---

- 主記憶装置
  - アドレスによって語の読み書きを行う大容量のデータ記憶(=メモリ)装置である。
- ROM(Read Only Memory)
  - 読み出し専用メモリで、マスクROM、ヒューズROMとEPROMに分類される。
  - フラッシュメモリはEPROMの一種である
- RAM(Random Access Memory)
  - 自由自在なアドレスのデータを読み書きできるメモリ。
  - 低速大容量のDRAM(Dynamic RAM)と高速小容量のSRAM(Static RAM)がある。
- 命令
  - 計算機を制御する源となるもので、2進数のデータとして、表現され、(命令)メモリに格納される。
- 命令の種類
  - 算術論理演算命令、メモリ操作命令、分岐命令に分類される。
- 命令実行サイクル
  - フェッチ(IF)、デコード(D)、実行(EX)、結果の格納(W)の4つのフェーズからなる。(実際はデコードの次にデータの読み出し(R)フェーズを入れる計算機もある。
- シーケンサ
  - 次の命令アドレスを決める機構で、プログラムカウンタ(PC)と付加回路からなる

# 3. 命令セットアーキテクチャ

---

## ■ 内容

- 命令の表現形式とアセンブリ言語
  - ・ 操作とオペランド
  - ・ 命令の表現形式
  - ・ アセンブリ言語
- 命令セット
  - ・ 算術論理演算命令
  - ・ データ移動命令
  - ・ 分岐命令
- アドレッシング
  - ・ アドレッシングの種類
  - ・ バイトアドレッシングとエンディアン
  - ・ ゼロレジスタと定数の生成
- サブルーチンの実現
  - ・ サブルーチンの基本
  - ・ スタックによるサブルーチンの実現
  - ・ サブルーチンのプログラム
- 練習問題

# 命令セットとは何か？

---

- 命令セット
  - コンピュータのすべての命令の集まり
- 命令セットアーキテクチャ
  - コンピュータで使われる命令の表現形式と各命令の動作を定めたもの
  - コンピュータに何ができるかをユーザに示し、どのようなハードウェア機構が必要であるかを設計者に教える


# 操作とオペランド

- 命令 = 操作 op + 対象
  - 対象 = オペランド
    - ・ ソースオペランド
    - ・ デスティネーションオペランド
  - オペランドとなるもの
    - ・ データレジスタ
    - ・ メモリ語
    - ・ プログラムカウンタ
    - ・ その他のレジスタ
    - ・ 即値
  - $d \leq \log_2 op$  (オペランドが1個)
  - $d \leq \log_2 (s1 \text{ op } s2)$  (オペランドが2個)
  - 但し  $d \leq \log_2 \text{destination } s1, s2 \text{ source}$


op :	$\log_2$ (対象とするコンピュータの命令セットの大きさ)
rs, rt, rd :	$\log_2$ (レジスタファイルに含まれるレジスタの数)
aux, imm/dpl, addr :	(命令長) - (他のフィールドのビット数の総和)



# 命令の表現形式



(1) R型



(2) I型



(3) A型


注：  
imm: immediateの略  
dpl : displacement  
addr : address

op: 操作コード、 rs, rt, rd: オペランドレジスタ、 aux: 実行細則、  
imm/addr: 即値または変位、 addr: メモリアドレス


# 命令フィールドの大きさ

op :	$\log_2$ (対象とするコンピュータの命令セットの大きさ)
rs, rt, rd :	$\log_2$ (レジスタファイルに含まれるレジスタの数)
aux, imm/dpl, addr :	(命令長) - (他のフィールドのビット数の総和)

図 3.3 命令フィールドの大きさ



(1) R型



(2) I型



(3) A型

図 3.4 命令のフィールド構成 (例)

↑ 命令語が32ビット、命令セットの大きさが64、レジスタ数が32

# アセンブリ言語

- プログラムの表記
  - 機械語: 読みにくい
  - アセンブリ言語
    - ・ 英語に近い記号で表記
    - ・ 機械語と1対1対応

op	rs	rt	rd	aux
000000	00010	00011	00001	00000000000

add	r2	r3	r1	0
-----	----	----	----	---

命令動作  $r1 \leftarrow r2 + r3$

アセンブリ言語表現 `add r1, r2, r3`

(a) R型のアセンブリ表現

op	rs	rt	imm
000001	00010	00011	0000000000001110

subi	r2	r1	14
------	----	----	----

命令動作  $r1 \leftarrow r2 - 14$

アセンブリ言語表現 `subi r1, r2, 14`

(b) I型のアセンブリ表現

op	addr
110110	000001000000000000000000101

j	1048581
---	---------

命令動作  $PC \leftarrow 1048581$

アセンブリ言語表現 `j 1048581`

(c) A型のアセンブリ表現

# 命令セット

- 命令の分類(復習)
  - 算術論理演算命令
  - データ移動命令
  - 分岐命令
- 算術論理演算命令


表 3.1 算術演算命令

	整数演算命令		浮動小数点演算命令
	R 型	I 型	R 型
加算	add	addi	fadd
減算	sub	subi	fsub
乗算	mul	muli	fmul
除算	div	divi	fdiv
剰余	rem	remi	
絶対値	abs		fabs
算術左シフト	sla		
算術右シフト	sra		


表 3.2 論理演算命令

	R 型	I 型
論理積	and	andi
論理和	or	ori
否定	not	
NOR	nor	nori
NAND	nand	nandi
排他的論理和	xor	xori
EQUIV	eq	eqi
論理左シフト	sll	
論理右シフト	srl	

# 算術論理演算命令の動作例




(a) add rd, rs, rt





(b) addi rt, rs, 15

# シフト命令



ia32の場合



# シフト命令の要点(補足)

## ■ シフト命令

- 論理シフト(符号を特別扱いしない) SLL, SRL

計算機によってはSLAは符号ビットを保存するものもある。  
例 IBM360  
ARM, MIPS, SPARCみたいにSLAが存在しない計算機もある



- 算術シフト(符号を保護する) SLA, SRA



- 回転シフト(ビット単位で回転) ROTATEL, ROTATER



# データ移動命令

表 3.3 データ移動命令


移動量	メモリ ⇒ レジスタ		レジスタ ⇒ メモリ	
64ビット	ld	load double word	sd	store double word
32ビット	lw	load word	sw	store word
16ビット	lh	load half word	sh	store half word
8ビット	lb	load byte	sb	store byte

©Shuichi Sakai

## データ移動命令

レジスタレジスタ間  
メモリレジスタ間  
(メモリ・メモリ間)  
メモリと入出力機器間


メモリ ⇒ レジスタ  
Load 命令



©Shuichi Sakai

レジスタ ⇒ メモリ  
Store 命令

(メモリ ⇒ メモリ間)  
Move 命令



©Shuichi Sakai




# 分岐命令(1): 無条件分岐命令

表 3.4 無条件分岐命令

命令	意味	形式	アセンブリ言語の表現	動作
j	jump	A	j addr	$pc \leftarrow addr$
jr	jump register	R	jr rs	$pc \leftarrow (rs)$
jal	jump and link	A	jal addr	$r31 \leftarrow (pc) + 4; pc \leftarrow addr$

サブルーチン  
コール用



# 分岐命令(2): 条件分岐命令

表 3.5 条件分岐命令

命令	意味	形式	アセンブリ言語の表現	動作
beq	branch on equal	I	beq rs, rt, dpl	rs = rt ならば $pc = (pc) + 4 + dpl$
bne	branch on not equal	I	bne rs, rt, dpl	rs <> rt ならば $pc = (pc) + 4 + dpl$
blt	branch on less than	I	blt rs, rt, dpl	rs < rt ならば $pc = (pc) + 4 + dpl$
ble	br. on less than or eq.	I	ble rs, rt, dpl	rs <= rt ならば $pc = (pc) + 4 + dpl$




図 3.10 条件分岐命令の動作

# 分岐命令(2): 条件分岐命令

表 3.5 条件分岐命令

命令	意味	形式	アセンブリ言語の表現	動作
beq	branch on equal	I	beq rs, rt, dpl	rs = rt ならば $pc = (pc) + 4 + dpl$
bne	branch on not equal	I	bne rs, rt, dpl	rs <> rt ならば $pc = (pc) + 4 + dpl$
blt	branch on less than	I	blt rs, rt, dpl	rs < rt ならば $pc = (pc) + 4 + dpl$
ble	br. on less than or eq.	I	ble rs, rt, dpl	rs <= rt ならば $pc = (pc) + 4 + dpl$




図 3.10 条件分岐命令の動作


# アドレッシング

表 3.6 アドレッシング


アドレッシング方式	命令の例 (アセンブリ言語)	生成されるアドレス
即値アドレッシング	<code>addi rt, rs, imm</code>	(直接値 <code>imm</code> を生成)
ベース相対アドレッシング	<code>lw rt, dpl(rs)</code>	$(rs) + dpl$
レジスタ・アドレッシング	<code>j rs</code>	$(rs)$
PC相対アドレッシング	<code>beq rs, rt, dpl</code> (分岐するとき)	$(pc) + 4 + dpl$




(a) 即値アドレッシング



(b) ベースアドレッシング



(c) レジスタアドレッシング




(d) PC相対アドレッシング


# バイトアドレッシングとエンディアン

◆バイトアドレッシング： アドレッシングの単位を「語」ではなく「バイト」とするアドレッシング  
普通のメモリアドレッシングはバイトアドレッシング

◆エンディアン： 語の中のバイトの配列順を定めたもの



(a) ビッグエンディアン



(b) リトルエンディアン


MSB: Most Significant Byte (最上位バイト)、LSB: Least Significant Byte (最下位バイト)

図 3.12 ビッグエンディアンとリトルエンディアン


# ビッグエンディアンとリトルエンディアン

## ■ 『ガリバー旅行記』「小人国」から

- リリパット国: ゆで卵は大きい端(Big End)から割る ⇒ Big Endian
  - ブレフスキュ国: ゆで卵は小さい端(Little End)から割る ⇒ Little Endian
- ※ プロテスタントとカトリック、あるいは英仏の諍いをたとえたもの。スウィフトにとっては、「くだらない諍い！」



ビッグエンディアン



リトルエンディアン



# ゼロレジスタと定数の生成

## ■ ゼロレジスタ

- 恒常的に"0"が入っているレジスタ(定数)
- この授業ではr0がゼロレジスタとする

```
addi r1, r0, 28
(a) 定数の生成(16ビット)

addi r1, r0, 0101010101010101
sla r1 r1 16
ori r1, r1, 0000000011111111
(b) 定数の生成(32ビット)

eq r1 r0 r1
(c) ビット反転
```

図 3.13 ゼロレジスタによる定数の生成とビット反転

# サブルーチン





図 3.14 サブルーチンの基本形

- (1) レジスタ値の待避
- (2) 戻り番地（次の命令番地）の待避
- (3) サブルーチンの先頭番地へのジャンプ
- (4) サブルーチン本体の実行
- (5) 戻り番地へのジャンプ
- (6) レジスタ値の復帰
- (7) もとの命令列の実行再開



# スタックによるサブルーチンの実現



スタック  
= LIFO型メモリ

LIFO = Last In First Out

スタック


$P \rightarrow Q \rightarrow R$ の順でサブルーチンが呼ばれたとき

図 3.16 スタックとサブルーチン

<code>sw r1, 0(sp)</code>	<code>sub sp sp 4</code>
<code>add sp sp 4</code>	<code>lw r1, 0(sp)</code>
(a) プッシュ	(b) ポップ

図 3.17 スタック操作のプログラム

# サブルーチンのプログラム



```

① { swr1 0(sp)      ; レジスタ値の待避 (必要なだけ) 始め
     swr2 4(sp)
     .....
     swrk 4k(sp)   ; レジスタ値の待避終わり
② { add sp 4k+4
     jal address
③ { sub sp 4k+4
     lwr1 0(sp)    ; レジスタ値の復帰始め
     lwr2 4(sp)
     .....
     lwrk 4k(sp)  ; レジスタ値の復帰終わり
     もとの仕事の続き
     .....

```

©Shuichi Sakai

```

address: ..... サブルーチン本体
         .....
         .....
         jr r31

```

図 3.18 サブルーチンのアセンブラプログラム

# RISCとCISC

## ■ プロセッサの分類

- RISC: Reduced Instruction Set Computer
- CISC: Complex Instruction Set Computer

	RISC	CISC
命令数	少ない	多い
命令形式	一語固定長	可変長
個々の命令動作 (アドレッシングモード)	単純	複雑
レジスタ数	多い	少ない
例	Sun Sparc MIPS R10000 IBM PowerPC Comaq Alpha	Intel X86 Motorola M68000

# RISC vs. CISC

---

## ■ 歴史的な考察

- CISCが先にあった(1960年代頃～)
  - ・ レジスタは高価
  - ・ 命令の種類(特にアドレッシングの種類)は多数あればユーザの要求に応えられると考えられた
- CISCへの反省
  - ・ じっさいの計算では、ほとんどが単純な命令
  - ・ 複雑な命令
    - コンパイラが出力するのが難しい
    - 単純な命令の組合せで実現可能
- RISCの発案と展開
  - ・ 1980年代の潮流: Cocke (IBM, Turing Award Winner), Patterson(UCB), Hennessy(Stanford)ら
  - ・ 「RISCはCISCより速い」は真実!
  - ・ IntelにおいてもCISC命令をRISCに解釈し直して実行している

# Deeper Lecture (3)

---

- 一般ユーザと命令セットアーキテクチャ
  - 意識することはほとんど無い
  - 理由
    - ・ 高級言語の記述力
      - C, C++, Java, PHP, Python, Perl
    - ・ コンパイラの進歩
      - 最適化はコンピュータ自身がやる！
- 命令セットは研究対象か？
  - YES！
  - デバイス、アーキテクチャが変化するとき特に注目される
    - ・ IBM360 / X86 → RISC
    - ・ **マイクロアーキテクチャ**によって吸収される場合もある
      - e.g. Intelの場合:  $\mu$  OPsに変換

# マイクロプログラム

---

- 個々の命令を解釈実行するプログラム
  - マイクロ命令からなる
- 使われるのがあたりまえだった
  - e.g. IBM360
- 命令セット と アーキテクチャ の落差を吸収する
  - デバイス技術などの変化に対応
- 問題
  - 効率？
  - マイクロプログラムのバグ？

