タイミングに着目したプリフェッチ手法

プロセッサの性能を引き出すためには、処理対象となるデータがキャッシュメモリ上に存在することが重要です。しかし、キャッシュメモリは高速性と引き換えに小容量であるため、処理対象となるデータをすべて保持することはできません。そこで、必要なデータをキャッシュメモリに移動させる「プリフェッチ」と呼ばれる技法の研究が広く行われています。
しかし、従来の研究はもっぱら「どのデータをプリフェッチすればよいか」を予測するだけにとどまっていました。本研究では、「いつ、そのデータをプリフェッチするべきか」という「タイミング」の概念を導入し、さらなる高性能化を狙います。
また、データプリフェッチだけでなく、命令プリフェッチの研究にも取り組んでいます。

Timing of prefetch

  • Hayato Nomura, Tomoki Nakamura, Toru Koizumi, Hidetsugu Irie, Shuichi Sakai: Preliminary Discussion of a Time Stride Prefetching, IEEE Symp. on Low-Power and High-Speed Chips and Systems, Poster, Apr., 2019.
  • Tomoki Nakamura, Toru Koizumi, Yuya Degawa, Hidetsugu Irie, Shuichi Sakai, Ryota Shioya: T-SKID: Timing Skid Prefetcher, The Third Data Prefetching Championship (in conjunction with ISCA 2019), Jun., 2019.
  • 出川 祐也, 中村 朋生, 小泉 透, 塩谷 亮太, 入江 英嗣, 坂井 修一: タイミング調整を行うプリフェッチャに対して投機ミスが与える影響の解析, 情報処理学会研究報告(ARC), 2019-ARC-237(8), pp. 1-5 (2019).
  • Tomoki Nakamura, Toru Koizumi, Yuya Degawa, Hidetsugu Irie, Shuichi Sakai, Ryota Shioya: D-JOLT: Distant Jolt Prefetcher, The 1st Instruction Prefetching Championship (in conjunction with ISCA 2020), May, 2020.

研究内容

サイト内検索

最近のお知らせ

坂井・入江研究室