Improve area effesiency

プログラムには並列化不能な部分が不可避的に含まれる。アムダールの法則が示唆するように、メニーコアの時代においても、そのような逐次部分を実行するシングル・コアの性能は重要であり続ける。最近のスーパスカラ・プロセッサ・コアにおいては、消費エネルギーとその結果として生ずる熱がクロック速度を制約しており、効率、すなわち、回路面積あたり、消費電力あたりの性能が、最も重要な指標となる。

スーパスカラ・プロセッサ・コアは、言わば、マルチポートRAMのかたまりであり、性能を落とすことなくこれらのポート数を削減することが効率の向上に直結する。このことを踏まえ、我々は、(1) ディスパッチ・イメージ・キャッシュ、(2) 非レイテンシ指向レジスタ・キャッシュ・システム、(3) マトリクス・スケジューラ、(4) ツインテール・アーキテクチャ、 (5) ブルーム・フィルタによる順序違反検出手法など、数々の技術を提案してきた。

現在レジスタファイルのマルチバンク化に関する研究を進め、性能・電力・面積の評価を行っている。

TopicImage

研究内容

サイト内検索

最近のお知らせ

坂井・入江研究室